Ich werde FPGA-Systeme mit VHDL, Verilog und SystemVerilog entwerfen und programmieren

Du baust ein leistungsstarkes digitales System und brauchst einen erfahrenen FPGA-Ingenieur, der zuverlässige, gut dokumentierte RTL-Designs liefert? Hier bist du richtig.

Mit tiefgehender praktischer Erfahrung in FPGA-Design und HDL-Programmierung auf Plattformen von Xilinx, Intel/Altera und Lattice bringe ich deine Spezifikation schnell und professionell von der Idee zu einer funktionierenden, timing-geschlossenen Umsetzung.

Was ich mache

•    RTL-Design mit VHDL, Verilog und SystemVerilog
•    Endliche Zustandsautomaten (FSM), Pipeline-Architekturen, DSP-Blocks
•    Protokollimplementierung: SPI, I2C, UART, AXI4/AXI-Lite, PCIe, Ethernet
•    Synthese, Platzierung & Routing sowie Timing-Closure (Vivado / Quartus)
•    Integration von IP-Kernen und Entwicklung eigener IPs
•    Funktionale Simulation und verifizierende Testbenches mit Constraints und Zufallsgeneratoren
•    Analyse des Clock Domain Crossing (CDC) und sichere Synchronisation
•    Performance-Optimierung: Ressourcennutzung, Durchsatz, Latenz

Was du bekommst

•    Saubere, kommentierte VHDL / Verilog / SystemVerilog-Quellcodes
•    Synthese- und Implementierungsprojekt (Vivado oder Quartus)
•    Simulationswellenformen und Testbench
•    Timing-Berichte und Zusammenfassung der Ressourcennutzung
•    Komplette Dokumentation: Architekturübersicht,