Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich führe RTL-Verifikation, UVM-Testbench, funktionale Abdeckung für ASIC und FPGA durch
Vivado FPGA Design RTL-Codierung, Debugging und Optimierung
Hey! Ich bin ein RTL-Design-Ingenieur mit über 2 Jahren Erfahrung in Verilog, SystemVerilog, SVA und FPGA-Entwicklung mit Vivado.
Ich spezialisiere mich auf das Schreiben von sauberem, optimiertem RTL...
Über diesen Service
Ich biete hochwertige SystemVerilog- und UVM-basierte Verifikationsdienste für digitale Designs an. Mit über 2 Jahren praktischer Erfahrung in Hardware-Design und -Verifikation konzentriere ich mich darauf, zuverlässige und skalierbare Testbenches zu erstellen, um sicherzustellen, dass dein Design unter allen Bedingungen korrekt funktioniert.
Zu meinen Dienstleistungen gehören das Erstellen von UVM-Testbenches, das Schreiben von directed und constrained-random Testfällen, funktionale Abdeckung, Assertions, Debugging von Simulationsergebnissen und die Verbesserung des Verifikationsabschlusses. Ich kann mit branchenüblichen Tools sowie Open-Source-Umgebungen arbeiten, je nach Bedarf deines Projekts.
Ich nutze Plattformen wie EDA Playground für schnelles Prototyping und Validierung und kann auch Verifikationsabläufe mit Tools wie Vivado für FPGA-basierte Designs unterstützen. Mein Ansatz ist praktisch und ergebnisorientiert, um schnellere Fehlersuche und effiziente Abdeckung zu gewährleisten.
Egal, ob du Hilfe bei der Verifikation eines Moduls, beim Debuggen von Problemen oder beim Aufbau einer vollständigen Verifikationsumgebung von Grund auf brauchst – ich unterstütze dich mit klarer Kommunikation und pünktlicher Lieferung.
Lass uns dein Design robust und verifikationsbereit machen.
Plattform:
FPGA
Expertise:
Debuggen
•
SoC-Optimierung
•
Programmierung
FAQ
Automatische Übersetzung
Was benötigen Sie von mir, um zu beginnen?
Deine RTL-Design-Dateien, eine kurze Beschreibung, was das Modul macht, und falls vorhanden, eine Protocol- oder Schnittstellenspezifikation. Wenn du nur eine grobe Idee hast, schreibe mir zuerst und wir definieren gemeinsam den Umfang.
Kannst du ohne bezahlte EDA-Tools arbeiten?
Ja. Ich nutze EDA Playground, das komplett kostenlos und Open Source ist. Du musst keine Tool-Lizenz bereitstellen oder kaufen, um mit mir zu arbeiten.
Kannst du UVM-Verifikation für FPGA-Designs durchführen?
Ja. Ich unterstütze UVM-basierte Verifikationsabläufe mit Vivado, sodass FPGA-Entwickler die gleiche strukturierte Testbench-Qualität wie bei ASIC-Projekten erhalten.
Was zählt als Überarbeitung?
Eine Revision bedeutet, die gelieferte Arbeit basierend auf dem ursprünglich vereinbarten Umfang anzupassen oder zu korrigieren. Das Hinzufügen neuer Module, Signale oder Funktionen nach der Lieferung gilt als neue Bestellung.
Ich bin Student. Ist dieses Gig für mich geeignet?
Ja. Ich helfe regelmäßig Studenten bei Kursprojekten und Abschlussarbeiten. Schreibe mir mit deinen Aufgabenanforderungen, und ich schlage dir das passende Paket vor.
