Ich behebe Fehler, korrigiere und überprüfe dein verilog vhdl systemverilog fpga rtl Design

Einige Informationen wurden automatisch übersetzt.
Zeerak

Pakistan

Ich spreche Englisch, Urdu, Paschtunische Sprache, Hindi

2 Aufträge abgeschlossen

FPGA- und RTL-Design-Ingenieur, Verilog VHDL SystemVerilog Vivado

FPGA- und RTL-Design-Ingenieur | 4+ Jahre | Verilog, VHDL, SystemVerilog, Vivado Ich entwerfe, überprüfe und debugge zuverlässige digitale Systeme für Startups, Forscher und Ingenieure weltweit. Die...
Mehr lesen
Über diesen Service

Fällt dein Verilog-, VHDL- oder SystemVerilog-FPGA-Design in Simulation oder Hardware durch? Lass mich es debuggen, reparieren und verifizieren.


Ich bin Hardware-Design-Ingenieur mit über 4 Jahren Branchenerfahrung in RTL-Design, FPGA-Verifikation und digitalem Debugging. Ich habe getestete Designs bei SWARM (Verteidigung, RF), ERAYS Technologies und dem National Institute of Electronics ausgeliefert.


Ich werde:

Bestehenden Verilog-, VHDL- und SystemVerilog-Code debuggen und reparieren

Timing-Verletzungen, Simulationsabweichungen und Synthese-Fehler finden

SystemVerilog- und UVM-Testbenches schreiben

Auf ModelSim, QuestaSim, Vivado XSim, Icarus verifizieren

Auf Vivado, Quartus, Xilinx ISE, Vitis HLS implementieren und hochfahren

AXI-, I2C-, SPI-, UART- und Zynq SoC-Integrationsprobleme lösen

Timing-Closure, Energieverbrauch und Fläche verbessern

Synthesefähigen RTL mit sauberen Berichten bereitstellen


Hardware getestet: Nexys A7, Basys 3, Zybo, ZedBoard, ZC706, DE10-Lite.

Tools: Vivado, Quartus, ModelSim, QuestaSim, Vitis HLS, ChipScope, ILA, TCL, Git, PetaLinux.


Was du bekommst:

Funktionierenden Bitstream oder repariertes RTL

Dokumentierte Änderungen und einen Reparaturbericht

Kostenlose Vorbestellungsberatung


Bitte schreibe vor der Bestellung mit deinem Code oder Problem.

Mehr lesen
debug fix and verify your verilog vhdl systemverilog fpga rtl design
Vollbild
debug fix and verify your verilog vhdl systemverilog fpga rtl design
Vollbild
Vollbild
debug fix and verify your verilog vhdl systemverilog fpga rtl designdebug fix and verify your verilog vhdl systemverilog fpga rtl designdebug fix and verify your verilog vhdl systemverilog fpga rtl design

Plattform:

Qualcomm Snapdragon

Expertise:

Firmware-Entwicklung

•

Debuggen

•

Programmierung

Mein Portfolio

Verwandte Tags