z
zeerakulhassan

Zeerak

@zeerakulhassan
5,0(1)

FPGA and RTL Design Engineer, Verilog VHDL SystemVerilog Vivado

Pakistan
Englisch, Urdu, Hindi, Paschtunische Sprache
Einige Informationen werden in englischer Sprache angezeigt.
Über mich
FPGA & RTL Design Engineer | 4+ Yrs | Verilog, VHDL, SystemVerilog, Vivado I design, verify and debug reliable digital systems for startups, researchers and engineers worldwide. Services: • FPGA Design (Vivado, Quartus, Vitis HLS) • RTL Coding (Verilog, SystemVerilog, VHDL) • Testbenches, UVM, ModelSim, QuestaSim • SoC / Zynq / MicroBlaze, AXI, I2C, SPI, UART • PetaLinux, TCL, Git, RFSoC, ADRV9001 • PCB (Altium, KiCad), MATLAB, DSP Boards: Nexys A7, Basys 3, Zybo, ZedBoard, ZC706. Hardware Engineer at SWARM, Riyadh. B.Sc. EE, IIUI. Clean code, free consultation, on-time delivery.... Mehr lesen

Kompetenzen

z
zeerakulhassan
Zeerak
offline • 
Durchschnittliche Antwortzeit: 1 Stunde

Meine Dienstleistungen

Eingebettete Systeme & Internet der Dinge
I will do verilog vhdl systemverilog rtl coding for fpga on vivado quartus xilinx
5,0(1)
Ab25 $ / ProjektWeitere Details
Eingebettete Systeme & Internet der Dinge
I will debug fix and verify your verilog vhdl systemverilog fpga rtl design
Ab20 $ / ProjektWeitere Details

Portfolio

1 Bewertungen
5,0

(1)
(0)
(0)
(0)
(0)
Zusammensetzung der Bewertung
  • Kommunikation
    5
  • Qualität der Lieferung
    5
  • Preis-Leistungs-Verhältnis der Lieferung
    5
1–1 von 1 Bewertungen
Sortieren nach:
Am relevantesten