Ich schreibe VHDL Verilog RTL-Code mit Testbench und Vivado-Simulation

Einige Informationen wurden automatisch übersetzt.
Waleed Hassan

Pakistan

Ich spreche Urdu, Englisch

FPGA Design VHDL Verilog MATLAB und Python

Ich entwerfe und verifiziere digitale Hardware – RTL in VHDL und Verilog, mit Testbenches, die beweisen, dass das Design tatsächlich funktioniert. Mein Arbeitsbereich umfasst kombinatorische und sequ...
Mehr lesen
Über diesen Service

Ich entwerfe und verifiziere digitale Hardware – RTL in VHDL und Verilog, mit Testbenches, die beweisen, dass das Design wirklich funktioniert.


Mein Arbeitsbereich umfasst kombinatorische und sequentielle Logik, endliche Zustandsautomaten, UART/SPI-Controller, Datenpfade und Prozessor-Kerne. Kürzlich habe ich einen 5-stufig pipelined RISC-V Prozessor in VHDL mit konfigurierbarer Sprungvorhersage gebaut, der gegen ein Python-Referenzmodell verifiziert wurde.


Sauberer, kommentierter, synthesefähiger Code, plus Simulation Waveforms, damit du sehen kannst, wie es läuft.


Sende mir vor deiner Bestellung deine Spezifikation, und ich sage dir ehrlich, ob ich es machen kann.

Mehr lesen
write vhdl verilog rtl code with testbench and vivado simulation
Vollbild
write vhdl verilog rtl code with testbench and vivado simulation
Vollbild
Vollbild
Präsentation anzeigen
write vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulation

Plattform:

FPGA

Expertise:

Mikrocontroller

•

Programmierung

•

Signalverarbeitung

Verwandte Tags