Ich entwerfe, simuliere und debugge FPGA-Systeme in Verilog und VHDL
Über diesen Service
Hallo, ich bin Rana, eine Elektrotechnik-Studentin mit Schwerpunkt Embedded Systems und Digital Design, mit praktischer Erfahrung in Verilog, VHDL und FPGA-basierter digitaler Logikgestaltung.
**ICH BIETE AN:**
- Verilog & VHDL Programmierung / RTL-Design
- Digitale Logikgestaltung und Simulation (kombinatorische & sequentielle Schaltungen)
- Endlicher Zustandsautomat (FSM) Design
- Testbench-Entwicklung und Simulationsverifikation
- Fortgeschrittene Verifikation mit cocotb und pyuvm (Python-basierte UVM)
- Debugging und Optimierung bestehender Verilog/VHDL-Codes
**SO ARBEITE ICH:**
Ich beginne damit, deine Anforderungen zu verstehen, und schreibe dann sauberen, gut kommentierten, synthesebereiten Code. Jedes Modul wird vor der Lieferung simuliert und verifiziert, damit du ein funktionierendes, getestetes Design erhältst, nicht nur Quellcode.
**TOOLS, DIE ICH VERWENDE:**
ModelSim, GTKWave, Icarus Verilog, Xilinx Vivado, Intel Quartus, cocotb, pyuvm
**WAS DU BEKOMMST:**
- Quellcode
- Testbench
- Simulationsergebnisse / Wellenformen
- Dokumentation
**WARUM DU MICH AUSWÄHLEN SOLLTEST:**
- Klare Kommunikation und schnelle Reaktionen
- Sauberer, gut strukturierter Code mit Kommentaren
- Moderne Verifikationsmethoden (cocotb/pyuvm) neben traditionellen Testbenches
- Aufgaben, Kursarbeiten und Prof
Plattform:
FPGA
Sensoren:
Beschleunigungsmesser
•
Kamera
•
Lidar
Expertise:
Debuggen
•
SoC-Optimierung
•
Signalverarbeitung

