Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich entwerfe und überprüfe FPGA RTL-Module in Verilog oder VHDL
FPGA-Ingenieur
FPGA-Design-Ingenieur mit Schwerpunkt auf digitalem Design und eingebetteten Systemen. Ich habe Erfahrung in VHDL/Verilog-Entwicklung, Xilinx- und Microchip-FPGAs, AXI, DDR, Bildverarbeitung und Hochg...
Über diesen Service
Ich bin FPGA-Design-Ingenieur mit Produktionserfahrung in Verilog und VHDL
bei Xilinx (Vivado/Vitis), Microchip (Libero, PolarFire) Geräten und Altera (Quartus).
WAS DU BEKOMMST
- Synthesefähiger RTL: sauberer, kommentierter, lint-clean Code
- Ein selbstüberprüfender Testbench und Simulationswellenformen, die die Funktion bestätigen
- Synthese- und Timing-Berichte, nicht nur eine ZIP-Datei mit Quellcodes
- Eine kurze Design-Notiz, die Architektur, Schnittstellen und Annahmen erklärt
BEISPIELARBEIT
- AXI4 / AXI-Lite / AXI-Stream Peripherie, Brücken und DMA-Pfade
- Bild- und Videoverarbeitungs-Pipelines
- DSP-Blocks: Filter, CIC, FFT-Frontends
- DDR- und Hochgeschwindigkeits-Interface-Integration
- Clock-Domain-Übergänge und Timing-Abschluss
WERKZEUGE
Vivado, Vitis, Libero SoC, Quartus, ModelSim/QuestaSim, .
WIE ES FUNKTIONIERT
Du erhältst Fortschrittsupdates bei vereinbarten Meilensteinen und Simulationsergebnisse
vor der Lieferung, damit es am Ende keine Überraschungen gibt.
Weißt du nicht, wie du dein Projekt abstecken sollst? Schick mir deine Spezifikation, Blockdiagramm oder
Datenblatt. Ich sage dir ehrlich, ob es passt, was es kostet
und wie lange es dauert, bevor du etwas bestellst.
Plattform:
FPGA
FAQ
Automatische Übersetzung
Mit welchen FPGA-Herstellern und -Familien arbeitest du?
Alle drei großen Anbieter. AMD-Xilinx (Artix, Zynq, Kria) in Vivado/Vitis, Intel-Altera (Cyclone, Arria, MAX 10) in Quartus Prime und Microchip PolarFire in Libero SoC. Etwas anderes im Sinn? Schreib mir eine Nachricht, und ich sage dir ehrlich, ob es passt.
Kannst du nur mit einem Blockdiagramm oder einem Datenblatt arbeiten?
Ja. Schick mir alles, was du hast — Spezifikation, Timing-Diagramm, Datenblatt oder bestehenden Code. Ich melde mich mit einem schriftlichen Umfang und einem festen Preis, bevor du bestellst.
Bekomme ich den Quellcode und die Nutzungsrechte?
Ja. Du erhältst den vollständigen Quellcode, Testbench- und Projektdateien, mit vollen kommerziellen Rechten bei Lieferung. Keine versteckten Lizenzen, keine verschlüsselten Netlists.
Kannst du bestehendes RTL reparieren oder erweitern, anstatt neuen zu schreiben?
Ja, das ist eine häufige Anfrage — Debugging, Timing-Abschluss oder Features zu bestehendem Code hinzufügen. Schick mir das Repo und beschreibe das Problem.
Stellst du Hardware-Verification auf einer echten Platine bereit?
Ich überprüfe standardmäßig in Simulationen. Das Bring-up auf der Platine ist möglich, wenn du die Zielhardware hast und Zugriff gewähren kannst oder Daten teilen kannst.
