Ich entwerfe und optimiere AI-Beschleuniger für FPGA und ASIC

Einige Informationen wurden automatisch übersetzt.

Pakistan

Ich spreche Englisch

Hervorragende Kenntnisse in IoT, Embedded System, PCB, GUI, Schaltplänen

Über mich Hallo! Ich bin Elektroingenieur mit Schwerpunkt auf AI-Hardware-Beschleunigung, FPGA-Design, RISC-V und eingebettete Systeme. Meine Fachkenntnisse umfassen die Entwicklung von benutzerdefini...

Über diesen Service

Suchst du nach einem maßgeschneiderten AI-Beschleuniger, systolischem Array, FPGA-Design oder ASIC-fertiger RTL-Lösung?

Ich entwerfe und optimiere AI-Hardware-Beschleuniger mit Verilog/SystemVerilog für FPGA- und ASIC-Anwendungen. Zu den Services gehören systolische Array-Beschleuniger, MAC- und Verarbeitungselement-Designs, Matrixmultiplikations-Engines, CNN-Beschleuniger, INT4/INT8-Datenpfade, Pipelining, Zero-Skipping, sparsitätsbewusste Architekturen und maßgeschneiderte arithmetische Einheiten.

Ich kann RTL-Design, Simulation, Verifikation, Testbenches, Wellenformanalyse, synthesebereiten Code, Blockdiagramme und technische Dokumentation bereitstellen.

Unterstützte Tools und Abläufe umfassen Cadence-Synthesetools mit einem 45 nm PDK, Xilinx Vivado, Yosys, OpenLane, Verilator, Icarus Verilog, GTKWave und Open-Source-ASIC-Flows mit SKY130.

Designs können für Fläche, Timing, Energieverbrauch, Durchsatz, Latenz oder FPGA-Ressourcennutzung optimiert werden. Die Lieferungen können Quellcode, Testbench, Synthesereports, Timing- und Flächenanalysen, Netlists und Architekturdiagramme umfassen.

Bitte kontaktiere mich vor der Bestellung, um dein Modell, die Genauigkeit, das Ziel-FPGA oder PDK, das Taktziel und die benötigten Deliverables zu besprechen.