Ich werde Verilog RTL und digitale Logik entwerfen, Fehler beheben und dokumentieren

Ich entwickle, debugge und dokumentiere präzise digitale Logik und maßgeschneiderte Mikroarchitekturen. Ob du eine systematische Überprüfung eines fehlerhaften Moduls, einen IEEE-Standard-Entwurf für die Stakeholder-Genehmigung oder eine komplette Hardware-Architektur von Grund auf benötigst – ich liefere exakte, synthesefähige Lösungen.

Meine Kernkompetenzen im Engineering:

• Maßgeschneiderte RTL-Entwicklung und Logikdesign (Verilog)
• Hardware-Beschleuniger, inklusive Matrixmultiplikationseinheiten
• Integration der Befehlssatzarchitektur (RISC-V / RV32I)
• Komplexe Zustandsautomaten-Design und Datenpfad-Optimierung
• Strenge IEEE-Format technische Dokumentation und wissenschaftliche Berichte

So funktionieren meine Service-Stufen:

• Basic ($5): Live-Diskussion und systematische Code-Analyse, um Logikfehler oder Syntaxfehler in deinem bestehenden HDL-Code zu finden.
• Standard ($15): Übersetzung deiner Systemarchitektur und Designparameter in einen professionellen, prüfungsbereiten IEEE-Standard-Entwurf.
• Premium ($50): Lieferung eines vollständig codierten, funktional verifizierten Verilog-Moduls, das sofort für Simulationen bereit ist.
• FPGA Synthesis Extra (+$75): Ich synthetisiere dein Verilog-Modul, wende physische Hardware-Beschränkungen an und garantiere eine funktionierende Live-Implementierung auf deinem Zielgerät.