Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich debugge dein FPGA-Design, behebe Timing- und Vivado-Build-Probleme
Embedded Systems Ingenieur, FPGA Design Ingenieur
Ich bin ein erfahrener Embedded Systems und FPGA Design-Ingenieur. Seit 7 Jahren arbeite ich in diesem Bereich. Ich habe vielfältige Erfahrung in verschiedenen Bereichen der Software- und Hardwareentw...
Über diesen Service
Wenn dein FPGA-Design festhängt, kann ich das Problem finden und beheben. Häufige Fälle: Timing, das nicht geschlossen wird, eine AXI-Transaktion, die hängen bleibt, ein Design, das in der Simulation funktioniert, aber nicht auf Hardware, oder intermittierende Datenkorruption.
Ich arbeite an Timing-Verletzungen und Timing-Abschluss (Constraints, Floorplanning, Pipelining), AXI/DDR/DMA- und Datenpfad-Fehlern, Takt- und Reset-Problemen, Clock-Domain-Crossing, Vivado-Build- und Implementierungsfehlern sowie Latenz- oder Durchsatzoptimierung.
Sende mir dein Projekt oder nur die relevanten Dateien mit einer klaren Beschreibung des Symptoms. Beim Basic-Paket diagnostiziere ich das Problem und sage dir genau, was falsch ist und wie du es beheben kannst. Beim Standard- und Premium-Paket behebe ich das Problem und überprüfe die Lösung.
Ich habe 7 Jahre Erfahrung im Debuggen von hochfrequenten FPGA-Produktionen, inklusive PCIe, 100/400G Ethernet, DDR und RFSoC. Schick mir vor deiner Bestellung eine Nachricht mit dem Symptom, damit ich dir das passende Paket empfehlen kann.
Plattform:
FPGA
