Ich werde RTL2GDS-Dienste mit Cadence und Synopsys anbieten.

Services

ASIC Fit RTL

FPGA-Synthese und Prototyping

Funktionale Verifikation

Komplettes ASIC-Design von RTL bis GDSII

ASIC-Design Frontend und Backend

Synopsys Design Constraint(SDC) Erstellung

DRC/LVS/PEX-Verifikation und Debugging

Komplette Freigabe

Tapeout- und Testpläne

Tools

Xilinx/Vivado

Modelsim/VCS/Cadence Verilog XL/NCVerilog

Cadence Genus/Synopsys Design Compiler

Cadence Innovus

Cadence Virtuoso

Mentor Graphics Calibre

PVS

Tempus

Voltus

Quantus

Conformal

Warum uns wählen?

Erfahrene IC-Designer

Wir haben mehrere Tools an Bord

Keine Kompromisse bei der Qualität

Liefern immer vor Fristen

Hochwertige Ergebnisse inklusive Dokumentationen und Präsentationen

Live-Demo