Ich werde FPGA-Arbeit mit VHDL Verilog Programmierung auf Vivado Vitis durchführen

Einige Informationen wurden automatisch übersetzt.

Deutschland

Ich spreche Urdu, Englisch, Deutsch

Forschungswissenschaftler FPGA-Design-Ingenieur

Ich bin Forschungswissenschaftler mit über 7 Jahren Erfahrung in FPGA-Design und -Entwicklung. Ich spezialisiere mich auf Deep Learning, Multi-Core-Verarbeitung und Radarsignalverarbeitung auf Xilinx ...

Über diesen Service

Ich bin Forschungswissenschaftler mit einem Doktortitel und über 8 Jahren Erfahrung in FPGA-Design und -Entwicklung, spezialisiert auf KI-Beschleunigung auf Xilinx Zynq- und Virtex UltraScale+ Plattformen.

Ich bin versiert in Deep Learning, Multi-Core-Verarbeitung und Radarsignalverarbeitung auf den neuesten Xilinx Zynq/Virtex Ultrascale+ FPGA Plattformen.

Meine Erfahrung umfasst umfangreiche Arbeit mit Xilinx Vivado, VHDL, Verilog, SystemVerilog, RTL-Entwicklung, FPGA-Prototyping, Hardware-Software-Co-Design und FPGA-basierte KI-Beschleunigung.

Derzeit arbeite ich im Bereich rekonfigurierbarer und fehler-toleranter Deep-Learning-Modelle (DNN, CNN und QDNN) auf FPGAs.

Google Scholar Link:

https://scholar.google.com/citations?user=N8liFpMAAAAJ&hl=en

LinkedIn Link:

https://www.linkedin.com/in/syedrizwantariq/