Ich schreibe TCL Python EDA-Automatisierungsskripte für Cadence und Synopsys

Einige Informationen wurden automatisch übersetzt.

Pakistan

Ich spreche Englisch

Senior Physical Design Engineer

Senior Physical Design Engineer mit über 3 Jahren Erfahrung in VLSI/ASIC-Designflows. Ich spezialisiere mich auf Floorplanning, Platzierung & Routing, Timing-Abschluss und EDA-Automatisierung mit Cade...
Über diesen Service

Verbringst du Stunden damit, manuell Timing-Berichte zu erstellen, DRC-Fehler zu beheben oder wiederholende EDA-Befehle zu schreiben?


WAS ICH FÜR DICH SCRIPTE:

Timing-Bericht-Parsing und Slack-Analyse

Automatisiertes Floorplanning und Platzierungsprüfungen

DRC/LVS-Fehlerberichte und Kategorisierung

Erstellung von Constraint-Dateien (SDC)

Benutzerdefinierte Run-Skripte für deinen Design-Flow

Batch-Verarbeitung über mehrere Ecken


WARUM DU MICH WÄHLEN SOLLTEST:

Ein echter Physical-Design-Ingenieur, kein freiberuflicher Programmierer, der bei EDA-Tools rät

Skripte in echten Cadence- und Synopsys-Umgebungen getestet

Sauberer Code mit vollständigen Inline-Kommentaren, damit dein Team ihn pflegen kann

Schnelle Bearbeitung, ich arbeite abends und am Wochenende, Lieferung garantiert pünktlich

NDA möglich, wenn dein Design vertraulich ist


WIE ES FUNKTIONIERT:

1. Du beschreibst deine Aufgabe oder teilst deinen bestehenden Flow

2. Ich bestätige den Umfang und liefere innerhalb des vereinbarten Zeitrahmens.


Schreib mir vor der Bestellung, wenn du eine individuelle Anforderung hast. Ich antworte innerhalb von 1 Stunde.

Sprache:

Englisch

Bevorzugte Lieferart

Bitte informiere den Freelancer über alle Präferenzen oder Bedenken in Bezug auf den Einsatz von KI-Tools bei der Ausführung und/oder Lieferung deines Auftrags.

Verwandte Tags