Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich erledige ASIC-Design, RTL-Entwicklung, VHDL/Verilog-Codierung und FPGA-Entwicklung
ASIC-Design RTL-Verifikation Verilog und SystemVerilog-Ingenieur
Ich spezialisiere mich auf ASIC-Design, RTL-Entwicklung, digitale Logik-Entwicklung und Hardware-Verifikation für Halbleiter- und Embedded-Computing-Projekte. Meine Dienste umfassen Verilog, SystemVer...
Über diesen Service
ASIC-Design, RTL-Entwicklung, digitale Logik-Entwicklung und Hardware-Verifikation – Experte für deine Halbleiter- oder Embedded-Computing-Projekte. Ich liefere production-ready Verilog, SystemVerilog und VHDL-Code, optimiert für Leistung, Flächeneinsatz und Stromverbrauch.
MEIN SERVICE UMFASST:
- RTL-Code-Entwicklung in Verilog, SystemVerilog und VHDL.
- Individuelle digitale IP Kernarchitektur und -design.
- Endliche Zustandsmaschinen (FSM) Optimierung.
- FPGA-Prototyping auf AMD Xilinx und Intel Altera.
- RTL-Simulation mit ModelSim, Questa und Xcelium.
- Funktionsverifikation Umgebungsentwicklung.
- UVM-Testbench Komponenten-Erstellung.
- SystemVerilog Assertions (SVA) Schreiben.
- Synchronisationsunterstützung und Netlist-Erzeugung.
- Timing Closure und Beseitigung von Setup/Hold-Verletzungen.
- Bus-Protokoll-Integration für AXI4, Avalon und APB.
- Peripherie-Controller-Design für SPI, I2C und UART.
- DSP-Block Hardware-Implementierung.
- Speicher-Schnittstellen-Integration für FIFO und SRAM.
- Legacy-Code-Konvertierung zwischen VHDL und Verilog.
Unterstützte EDA-Tools
- AMD Xilinx Vivado / Intel Quartus Prime
- Siemens ModelSim / Questa Sim
- Synopsys Design Compiler / Cadence Xcelium
Bitte kontaktiere mich, bevor du eine Bestellung aufgibst
Art der Steuerung:
PLC
•
SCADA
•
Andere
Programmiersprache:
C / C ++
•
MATLAB
•
Python
•
Andere
Software:
Matlab
•
Andere
FAQ
Automatische Übersetzung
Welche Eingaben brauchst du, um mein Digital-Design-Projekt zu starten?
Bitte liefere deine architektonischen Spezifikationen, Blockdiagramme, Timing-Anforderungen oder Funktionsbeschreibungen. Für FPGA-Prototyping gib das Ziel-Board oder die FPGA-Teilenummer an.
Schreibst du sauberen, synthese-bereiten Code?
Ja. Alle RTL-Codes in Verilog, VHDL oder SystemVerilog folgen Industriestandards und sind vollständig optimiert für Fläche, Leistung und Timing Closure.
Welche EDA-Tools und IDEs unterstützt du?
Ich unterstütze AMD Xilinx Vivado, Intel Quartus Prime, Siemens ModelSim/Questa Sim, Synopsys Design Compiler und Cadence Xcelium.
Kannst du eine Verifikationsumgebung für mein bestehendes RTL bauen?
Ja. Ich entwickle robuste funktionale Verifikationsumgebungen mit SystemVerilog Assertions (SVA) und strukturierter UVM oder selbstprüfender Testbänke.
Hilfst du bei der Behebung von Setup- und Hold-Timing-Verletzungen?
Ja. Ich biete Synthese-Unterstützung und Timing Closure, um Routing-Engpässe zu beheben, passende Constraints festzulegen und sicherzustellen, dass dein Design die Ziel-Taktfrequenzen erreicht.
Kannst du Code von VHDL nach Verilog oder umgekehrt portieren?
Ja. Ich portiere Legacy-Codebasen zwischen VHDL, Verilog und SystemVerilog, wobei die funktionale Genauigkeit erhalten bleibt.
