Ich erstelle RTL-Design, Debugging und Dokumentation nach Anforderungen

Einige Informationen wurden automatisch übersetzt.

Indien

Ich spreche Englisch

RTL-Design und Dokumentation

Ich bin Digital-Design-Ingenieur mit Schwerpunkt auf RTL-Design und funktionaler Verifikation mit Icarus Verilog und GTKWave. Ich habe praktische Erfahrung im Entwerfen synthesefähiger Verilog/SystemV...

Über diesen Service

Mit 5 Jahren praktischer Erfahrung im VLSI-Design helfe ich Kunden, Ideen in vollständige, funktionierende digitale Designs umzusetzen, die komplett von Grund auf neu erstellt werden, mit voller Unterstützung bei Debugging und Lieferung. Egal, ob du eine grobe Idee, ein Pflichtenheft oder nur ein Problem hast, das gelöst werden muss – ich starte bei null und baue genau das, was dein Projekt erfordert, nach branchenüblichen Designpraktiken.

Was ich liefere:

RTL-Code (Verilog/SystemVerilog), sauber geschrieben und synthesefähig von Grund auf. Blockdiagramme, die die Architektur und den Datenfluss deines Designs klar darstellen. Synthesis-Netzliste, generiert und auf Timing- und Flächenbeschränkungen geprüft. Vollständige Dokumentation, die Design-Spezifikationen, Modul-Funktionalität und Verifikationsergebnisse umfasst.

Was enthalten ist:

Vollständiges Design, das von Grund auf neu erstellt wurde – keine Abkürzungen, keine wiederverwendeten Vorlagen. Debug-Unterstützung während des gesamten Projekts, falls etwas nicht wie erwartet funktioniert – ich grabe mich rein und behebe es gemeinsam mit dir, anstatt nur Code zu übergeben und zu verschwinden. Klare Kommunikation und regelmäßige Updates bei jedem Meilenstein. Erklärungen zu Designentscheidungen.