Ich führe RTL-Design und Verifikation mit Verilog und SystemVerilog durch

Einige Informationen wurden automatisch übersetzt.
Poorna

Indien

Ich spreche Englisch
Ich bin ein freiberuflicher VLSI-Ingenieur mit Erfahrung in digitalem Design, RTL-Codierung und funktionaler Verifikation für ASIC- und FPGA-Projekte. Ich spezialisiere mich auf die komplette Hardware...
Mehr lesen
Über diesen Service

Arbeitest du an einem ASIC- oder FPGA-Projekt und brauchst Hilfe beim RTL-Design oder bei der Verifikation?

Du bist hier genau richtig!


Ich biete professionelles RTL-Design und Testbench-Entwicklung mit Verilog/SystemVerilog für einfache bis fortgeschrittene Hardware-Module an. Egal, ob du Student, Forscher oder Ingenieur bist, ich helfe dir, dein Design zu simulieren, zu verifizieren und fertigzustellen.


Basis-RTL-Design & Testbench

  • Einfaches RTL-Modul (Logik auf 1 Ebene)
  • Grundlegende Testbench-Struktur
  • Eingangs-Stimulus & Überwachung
  • Wellenform-Ausgabe
  • Verilog/SystemVerilog
  • Bis zu 1 Modul


Standard und Premium

Mehrstufiges RTL-Design & Testbench

  • Hierarchisches/multi-level Design
  • Komplette Testbench-Struktur
  • Eingangs-/Ausgangsstimulus & Checks
  • Wellenform-Generierung und Beobachtungen
  • Design-Struktur mit sauberem Code und Modularität
  • Grundlegende Assertions inklusive
Mehr lesen
do rtl design and verification using verilog, systemverilog
do rtl design and verification using verilog, systemverilog
Vollbild
Vollbild
Vollbild
do rtl design and verification using verilog, systemverilogdo rtl design and verification using verilog, systemverilogdo rtl design and verification using verilog, systemverilogdo rtl design and verification using verilog, systemverilog

Verwandte Tags