Ich entwerfe FPGA-Systeme mit Vivado oder Quartus über Verilog oder SystemVerilog

Suchst du einen professionellen FPGA-Ingenieur, der wirklich Hardware versteht und nicht nur jemand, der Code kopiert und einfügt? Dann bist du hier genau richtig.

Ich bin FPGA- und RTL-Ingenieur mit echter Industrie- und Forschungserfahrung. Ich habe an Multicycle- und Pipelined-RISC-V-Prozessoren von Grund auf gearbeitet, mit Xilinx Zynq RFSoCs für S-Band RF-Signalübertragung gearbeitet und komplexe digitale Systeme implementiert, die über Lehrbuchbeispiele hinausgehen. Derzeit bin ich Forschungsmitarbeiter an der GIST University in Südkorea und arbeite in der EECS-Abteilung an rekonfigurierbaren Rechenarchitekturen.

Was ich anbiete:

FPGA-Design & Implementierung

• RTL in Verilog und SystemVerilog für Xilinx (Artix, Zynq, UltraScale) und Intel (Cyclone, Arria, Stratix) FPGAs
• Synthese, Platz & Routing, Timing-Analyse mit Vivado und Quartus Prime
• Integration von IP-Kernen mit Xilinx IP

Digitale

• Kombinatorische und sequentielle Logik
• FSM und Optimierung
• Pipelined Datenpfad
• Speicherinterfaces, FIFO, Taktbereichsüberbrückung

Interface-Protokolle

• SPI, UART, I2C, AXI, Wishbone
• VGA-Display-Controller
• RISC-V-Prozessorintegration

High-Level Synthesis

• Vitis HLS für die Erstellung benutzerdefinierter IP
• Hardware/Software