Ich entwerfe maßgeschneiderte FPGA-Logik, DSP-Algorithmen und Verilog RTL

Senior DSP- & Hardware-Architekt | 10 Jahre Erfahrung

Mathematik ist in Software günstig, in Hardware aber teuer. Verschwende keine FPGA-Ressourcen für aufgeblähte IP-Kerne. Ich übersetze komplexe Digital Signal Processing (DSP)-Algorithmen in maßgeschneidertes, hochgeschwindigkeitsfähiges physikalisches Silizium.

Als VLSI-Architekt auf Doktoratsniveau mit 10 Jahren Erfahrung, darunter 5 Jahre in der industriellen ADAS-Entwicklung bei TCS-EIS, spezialisiere ich mich auf die Übersetzung fortschrittlicher mathematischer Modelle in optimiertes RTL. Ich entwerfe maßgeschneiderte Pipelines, die auf strenge Power-, Performance- und Area-Anforderungen bei FPGA- und ASIC-Zielen abgestimmt sind.

Fachgebiete:

• Fortschrittliches CORDIC: Hoch effiziente Architekturen, inklusive SAM-CORDIC-Implementierungen mit festverdrahteten Steuerungseinheiten.
• Komplexe Filter: Raum- und frequenzdomänenbasierte Filter, die Bit-serial- und Sum-of-Three-Terms-Approximationen für Log-Gabor-Logik nutzen.
• Hochgeschwindigkeits-Datenpfade: Maßgeschneiderte MAC-Einheiten, FFT-Pipelines und Matrixoperationen.
• Übersetzung: Umwandlung von Python/MATLAB-Algorithmen in bit-genaues Verilog/SystemVerilog.

Warum du mich wählen solltest: Zuverlässigkeit in der realen Welt, gestützt durch fortschrittliche Forschung.

NB: Schreib mir mit deinem mathematischen Modell, bevor du bestellst!

#DSP #Verilog #FPGA #CORDIC #MATLAB