Ich schreibe einen Cocotb-Python-Testbench, um dein RTL zu verifizieren

Einige Informationen wurden automatisch übersetzt.

Pakistan

Ich spreche Urdu, Englisch

RTL-Verifikations- und FPGA-Designingenieur

ASIC-Design- und Verifikationsingenieur mit über 3 Jahren Branchenerfahrung in RTL-Verifikation und Timing-Closure, einschließlich Tape-out auf 12 nm. Ich unterstütze Hardware-Teams, Startups und Stud...
Über diesen Service

Ich erstelle Python-basierte Testbenches mit cocotb für deine Verilog-, SystemVerilog- oder VHDL-Entwürfe. Sie laufen auf kostenlosen Open-Source-Simulatoren wie Verilator, sodass du keine Tools zahlen musst.

Was du bekommst:

  • cocotb-Tests mit Treibern, Monitoren und einem Scoreboard
  • Prüfung gegen ein Python-Referenzmodell
  • zufällige und gezielte Tests
  • Ein Makefile, damit du alles mit einem Befehl erneut ausführen kannst

Ich verifiziere mit diesem Ansatz benutzerdefinierte DSP- und RISC-V-Vektor-Datapaths bei der Arbeit. Schick mir dein RTL und eine kurze Beschreibung des erwarteten Verhaltens.

Plattform:

FPGA

Sensoren:

Temperatur

Expertise:

RTOS

•

Debuggen

•

Mikrocontroller

•

ROS

•

Bildverarbeitung

Verwandte Tags