Ich entwerfe FPGA-Projekte mit Verilog VHDL, Xilinx Vivado, Python-Programmierung für Datenanalyse
ERFAHRENER PCB-Designer, Embedded Systems, IOT-Entwicklung
Über diesen Service
Ich helfe Forschern und Ingenieuren dabei, ihre digitalen Designideen mit Verilog, VHDL, Xilinx Vivado und Python zum Leben zu erwecken. Ob du maßgeschneiderte RTL-Logik, IP-Integration oder Python-Skripte zur Analyse und Bereinigung deiner Hardware-Ausgabedaten brauchst, ich bin für dich da.
Kernthemen
- FPGA- und SoC-basiertes Systemdesign & Integration
- FPGA-Entwicklung mit Verilog, VHDL, SystemVerilog und Chisel
- RTL-Codierung, funktionale Simulation und Synthese
- Maßgeschneiderte IP-Kern-Designs und Integration (Vivado)
- Single-Cycle-, Multi-Cycle- und Pipelined-Prozessoren
- Design von FSMs, Zählern, ALUs, Steuerungen und Prozessoren
- FPGA-Prototyping, Hardware-Mapping und Verifikation
- Embedded FPGA-Entwicklung
- Erstellung von Testbänken und Verifikationsumgebungen
Prozessor- & Architekturkenntnisse
- C/C++-zu-Assembly-Konvertierung (und umgekehrt)
- Erfahrung mit MIPS, RISC-V, x86
Praktische Erfahrung mit:
- Zynq Ultrascale+ MPSoC
- Zynq-7000-Serie
- Spartan-3
Plattform:
FPGA
Sensoren:
Kamera
Expertise:
SoC-Optimierung
Mein Portfolio
Meine weiteren Dienstleistungen im Bereich Elektrotechnik
FAQ
Automatische Übersetzung
Mit welchen FPGA-Boards arbeitest du?
Ich konzentriere mich hauptsächlich auf Xilinx/AMD-Chips (Artix-7, Kintex-7, Zynq, UltraScale+) in Vivado, aber die zugrunde liegende HDL-Logik funktioniert auf den meisten Standard-Boards.
Warum Python neben FPGA-Entwicklung verwenden?
Python macht das Hardware-Testing viel einfacher! Es ist großartig zum Generieren von Testvektoren, Lesen roher Ausgabedateien von deinem Board oder Simulator und zum Plotten der Daten, damit du sehen kannst, ob deine Hardware das tut, was sie soll.
Was brauchst du von mir, um anzufangen?
Eine kurze Beschreibung deiner Ziele, des Zielchips oder -boards, deiner bevorzugten Sprache (Verilog oder VHDL) und aller Blockdiagramme oder Spezifikationen, die du bereits hast.
Kannst du bei Hardware-Bugfixes oder bestehendem Code helfen, der nicht funktioniert?
Absolut! Schick mir deine aktuellen Projektdateien, Blockdiagramme oder Fehlerprotokolle aus Vivado. Ich kann Timing-Fehler, Syntax-Probleme oder Logikfehler debuggen und dein Design zum Laufen bringen.
Wirst du die vollständigen Projektdateien nach Abschluss bereitstellen?
Ja, du erhältst den vollständigen Quellcode (.v oder .vhd Dateien), Constraint-Dateien (.xdc), Vivado-Projektarchive und alle Python-Skripte für Datenanalyse oder Tests.
