Ich richte dir dein gewünschtes System ein
Elektroniker
Über diesen Service
Ich bin ein Elektronikingenieur mit Schwerpunkt auf VLSI-Design, Digital System Design, FPGA-Entwicklung und Digital Signal Processing (DSP). Ich entwickle effiziente und zuverlässige digitale Architekturen, die genaue Funktionalität und Implementierungen liefern.
In diesem Gig kannst du jedes digitale System anfordern, das mit Verilog, SystemVerilog oder FPGA-basierten Methoden entsprechend deiner Problemstellung, Forschungsziel oder Produktspezifikation entworfen wird. Ob du ein Prozessor-Subsystem, Steuerlogik, Kommunikationsschnittstelle, endlichen Zustandsautomaten, Speicherinterface, DSP-Algorithmus-Implementierung, CNN-Beschleuniger oder einen benutzerdefinierten Hardware-Beschleuniger benötigst, ich liefere eine simulationsgeprüfte HDL-Implementierung mit Dokumentation. Wenn du an einer innovativen Idee arbeitest, kannst du das Konzept gerne teilen. Deine Informationen und Projektdetails bleiben vertraulich.
Meine Erfahrung umfasst RTL-Design, FPGA-Prototyping, Speicheranbindung, UART/SPI/I2C, Digital Signal Processing Algorithmen und Hardware-Implementierung mathematischer Modelle.
Ich liefere professionelle, gut dokumentierte und simulationsgeprüfte Designs, die für FPGA- und ASIC-Entwicklungsworkflows geeignet sind, mit Anleitung zur Umsetzung
Plattform:
FPGA
Expertise:
AI
•
Programmierung
FAQ
Automatische Übersetzung
Welche Sprache verwendest du
Meistens benutze ich Verilog, aber wenn du möchtest, dass es in VHDL, SystemVerilog oder einer anderen HDL gemacht wird, kann ich das auch.
Kosten andere Sprachen als Verilog mehr
Nein überhaupt nicht.
Kannst du auch FPGA mit VHDL machen
Sobald der Code synthetisiert ist, kann er auf FPGA übertragen werden, egal welche Sprache es ist.
Welchen FPGA benutzt du, kannst du es für einen Teil statt für das Board machen
Genau genommen arbeite ich mit dem Digilent Nexys 4 Artix-7 FPGA Trainer Board (non-DDR). Ich kann kein FPGA-Chip zum Programmieren garantieren.
Was genau bekommst du bei Abschluss des Projekts
Ich teile den kompletten Projektordner (von Xilinx Vivado). Der enthält alle Quellen, Simulationen und Constraints. Der Bitstream wird beim Teilen nicht gelöscht, wenn das Projekt Hardware-Implementierung beinhaltet.
Mach das auch für andere FPGA-Boards.
Wenn du ein FPGA hast, das nicht Nexys-4 ist, kann ich dir ein funktionierendes Projekt geben, aber es kann Fehler geben. Du musst mir diese Fehler mitteilen, ich löse sie, ohne es als Revision zu betrachten.
Wirst du mir kostenlos helfen?
Da ich über umfangreiche Erfahrung mit FPGAs verfüge, kann ich deine Fehler beheben. Wenn du dein Projekt fast fertig hast und bei einem Schritt feststeckst, versuche ich, das so gut wie möglich zu lösen.

