Ich werde dein erfahrener ASIC FPGA Verification Engineer

Ich bin ein professioneller Hardware Verification Engineer, spezialisiert auf den Aufbau robuster, wiederverwendbarer Testbenches für komplexe ASIC- und FPGA-Designs. Ich nutze branchenübliche Methoden, um kritische Bugs frühzeitig zu erkennen und sicherzustellen, dass dein Silicon oder Bitstream beim ersten Mal richtig funktioniert.

Was ich anbiete:

Architekturdesign: Entwicklung vollständiger, skalierbarer UVM/SystemVerilog-Testumgebungen von Grund auf.

Komponentenentwicklung: Schreiben robuster Drivers, Monitors, Scoreboards und Sequencers.

Coverage & Assertions: Implementierung funktionaler Coverage-Modelle und SystemVerilog Assertions (SVA).

Debugging: Ursachenanalyse komplexer Designfehler mit Waveform-Viewern.

Um dein Profil fertigzustellen, sag mir:

Auf welcher Freelancing-Website setzt du das ein?

Welche Simulations-Tools benutzt du (Questasim, Vivado, ModelSim)?

Was ist dein Zielpreis für Basic- und Premium-Pakete?

Ich kann deine genauen Preisstufen basierend auf deinen Tools und deinem Workflow festlegen.