Ich werde dir bei digitaler Logikdesign, verilog und uvm helfen

Ich biete professionelle Verilog- und Digital-Logic-Design-Dienstleistungen mit einer soliden Grundlage in praktischer Design-Verifikations-Erfahrung. Ich habe an mehreren Halbleiterprojekten gearbeitet, die RTL-Verständnis, Testbench-Implementierung, CSR-Verifikation und protocolbasierte Designs umfassen, was mir ermöglicht, Logik zu liefern, die nicht nur in der Theorie korrekt ist, sondern auch in der Simulation zuverlässig funktioniert.

Ich kann dir beim Entwerfen, Debuggen oder Verbessern von kombinatorischer und sequentieller Logik helfen, einschließlich FSMs, Zähler, Register und Datenpfade. Außerdem unterstütze ich Verilog-Testbench-Erstellung und RTL-Debugging mit einem klaren, strukturierten Ansatz.

Alle Codes, die im Rahmen dieses Gigs geliefert werden, sind vollständig getestet und nur auf Synopsys VCS ausführbar. Das gewährleistet eine industrieübliche Simulationsgenauigkeit und vermeidet Inkonsistenzen zwischen den Simulatoren. Unterstützung für andere Simulatoren ist nicht enthalten, es sei denn, es wird vorher besprochen.

Was ich anbiete:

• Verilog/SV RTL-Codierung
• Digital-Logic-Design (FSMs, Register, Zähler)
• Testbench-Erstellung & Debugging (VCS)
• CSR- und registerbasierte Logik
• RTL-Erklärung und Debugging

Tools: Verilog/SystemVerilog, Synopsys VCS

Fokus: Korrektheit, Klarheit und Zuverlässigkeit der Simulation