Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich erstelle RTL, Verilog, SystemVerilog Module für FPGA und ASIC Digital Design
🔧 Ich bin Haseeb, ein Hardware-Design-Ingenieur mit Fachkenntnissen in RTL-Design, VHDL, SystemVerilog, FPGA-Entwicklung und RISC-V-Architektur. Ich arbeite mit Xilinx-, Intel- und Lattice-FPGAs und ...
Über diesen Service
Benötigst du sauberen, synthetisierbaren RTL-Code für FPGA- oder ASIC-Projekte? Ich biete professionelle RTL-Design-Dienstleistungen mit Verilog, SystemVerilog und VHDL für produktionsreife digitale Systeme an.
Enthaltene Services:
- RTL-Design & Codierung
- Digitale Design für FPGA/ASIC
- FSM-Design
- UART, SPI, I2C, AXI Schnittstellen
- Simulation & Testbench-Entwicklung
- Timing-Optimierung
- FPGA-Prototyping
- RTL-Debugging & Code-Review
- Synthese-fertiges Verilog/SystemVerilog
Tools & Plattformen:
Vivado, Quartus, ModelSim, QuestaSim, Verilator
FPGA-Familien:
Xilinx Artix-7, Spartan, Zynq, Intel/Altera Cyclone
Alle Deliverables beinhalten dokumentiertes RTL, Simulationswellenformen, organisierte Quellcodedateien und geprüfte Codequalität.
Ich arbeite mit Startups, Studenten, Forschern und Hardware-Unternehmen, die zuverlässige FPGA/ASIC RTL-Lösungen benötigen.
Bitte schreibe mir vor der Bestellung mit deinen Projekt-Spezifikationen, FPGA-Gerät, Schnittstellen und Timing-Anforderungen.
Schlüsselwörter: RTL Design, Verilog, SystemVerilog, FPGA, ASIC, Digital Design, FPGA Engineer
Plattform:
FPGA
FAQ
Automatische Übersetzung
Kannst du bei akademischen oder universitären Aufgaben helfen?
Ja, ich kann bei akademischen Aufgaben zum Lernzweck helfen.
Lieferst du simulation-verifizierten Code oder nur das RTL?
Alle Pakete beinhalten mindestens eine gerichtete Testbench und eine Simulation-Wellenform-Bestätigung. Standard- und Premium-Pakete enthalten selbstüberprüfende Testbenches mit Pass/Fail-Ausgaben, die die Korrektheit sicherstellen, noch bevor du Hardware benutzt.
Ich habe ein Teil-Design, das Debugging oder Optimierung braucht — kannst du helfen?
Ja. RTL-Debugging, Lösung von Synthesis-Problemen und Timing-Optimierung sind im Rahmen. Schick mir deinen bestehenden Code und die Synthesis-/Simulation-Logs, und ich diagnostiziere und behebe die Probleme. Schreib mir vorher, damit ich den Umfang prüfen kann.
Kannst du benutzerdefinierte Kommunikationsprotokolle außer UART/SPI/I2C umsetzen?
Ja — inklusive AXI4, AXI4-Lite, AXI4-Stream, APB, AHB, PCIe (Controller-Logik), Ethernet MAC-Schichten und proprietäre Protokolle. Beschreibe die Protokoll-Spezifikation, und ich setze sie korrekt um.
Ist das gelieferte RTL synthesis-fertig für ASIC-Flows, nicht nur FPGA?
Ja. Ich schreibe technologieunabhängigen RTL-Code, der FPGA-Primitives nur bei ausdrücklicher Anfrage nutzt. Für ASIC-Ziele stelle ich sicher, dass keine inferierten Latches entstehen, die Reset-Strategien korrekt sind und das CDC (Clock Domain Crossing) sauber gehandhabt wird — bereit für downstream Synthesis-Tools wie Synopsys DC oder Cadence Genus.
