Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich entwickle FPGA HLS Designs mit C/C++ und Vitis HLS
FPGA- und AI-Entwickler mit 8 Jahren Erfahrung in Verilog, VHDL, HLS
Ich bin FPGA- & Digital Hardware-Ingenieur mit über 8 Jahren praktischer Erfahrung in RTL-Design, Debugging, Verifikation, Optimierung und Hardware-Beschleunigung.
Ich arbeite mit Verilog, VHDL, Syst...
Level 1
Hat bestimmte Leistungskriterien erfüllt und zeigt großes Potenzial auf dem Marktplatz.
Über diesen Service
Möchtest du deinen C/C++ Algorithmus auf einem FPGA beschleunigen?
Ich entwickle und optimiere FPGA HLS Designs mit C/C++ und Vitis HLS, um deinen Algorithmus in effiziente, synthesefähige Hardware umzuwandeln.
Ich kann bei folgenden Aufgaben helfen:
- C/C++ zu FPGA HLS Entwicklung
- Vitis HLS Projekt-Erstellung
- HLS IP Entwicklung
- C-Simulation & C/RTL Co-Simulation
- AXI Schnittstellen und Hardware-Integration
- Loop-Pipelining & Unrolling
- Dataflow-Optimierung
- Latenz- und Ressourcen-Optimierung
- DSP- und Signalverarbeitungsalgorithmen
- Bild- und Datenverarbeitungsbeschleuniger
- HLS Debugging und Synthese-Probleme
- Zynq/ZynqMP FPGA-Beschleunigung
Mein Ziel ist nicht nur, dein HLS-Code zu synthetisieren. Ich konzentriere mich darauf, zuverlässige, effiziente Hardware mit einem praktischen Gleichgewicht zwischen Leistung, Latenz und FPGA-Ressourcen zu schaffen.
Tools: Vitis HLS, Vivado, C/C++, Verilog/VHDL und FPGA-Entwicklungs-Workflows.
Hast du einen Algorithmus oder bestehenden C/C++ Code, den du beschleunigen möchtest? Sende mir vor der Bestellung die Details, damit ich das passende Paket empfehlen kann.
Mein Portfolio
Meine weiteren Dienstleistungen im Bereich Elektrotechnik
FAQ
Automatische Übersetzung
Q1. Was ist HLS?
High-Level Synthesis (HLS) wandelt in C/C++ geschriebene Algorithmen in synthesefähige Hardware um, die für FPGA-Implementierungen geeignet ist.
Q2. Arbeitest du mit Vitis HLS?
Ja. Ich kann HLS-Designs mit Vitis HLS entwickeln, simulieren, synthetisieren und optimieren.
Q3. Kannst du meinen bestehenden C/C++ Code in FPGA-Hardware umwandeln?
Ja. Ich analysiere deinen bestehenden C/C++ Algorithmus und passe ihn für HLS an, wobei ich Synthese, Latenz, Durchsatz und FPGA-Ressourcen berücksichtige.
Q4. Kannst du ein bestehendes HLS-Design optimieren?
Ja. Ich arbeite an Pipeline, Loop-Unrolling, Dataflow, Speicherzugriff und Schnittstellen-Optimierung, um Leistung und Ressourcenverbrauch zu verbessern.
Q5. Kannst du AXI Schnittstellen erstellen?
Ja. Ich kann HLS IP mit passenden AXI-basierten Schnittstellen entwickeln, je nach Systemarchitektur und Anforderungen.
Q6. Kannst du das HLS IP in Vivado integrieren?
Ja. Die Integration in ein Vivado FPGA-Projekt ist je nach Paket und Komplexität des Projekts möglich.
Q7. Unterstützt du Zynq und ZynqMP?
Ja. Ich arbeite mit Zynq/ZynqMP-basierten FPGA-Beschleunigungs-Workflows, inklusive HLS IP und Hardware-Integration.
Q8. Kannst du mit DSP- oder Bildverarbeitungsalgorithmen arbeiten?
Ja. HLS ist besonders nützlich für viele DSP-, Signalverarbeitungs-, Bildverarbeitungs- und Datenverarbeitungsanwendungen.
Q9. Wirst du den Quellcode bereitstellen?
Ja. Die vereinbarten Deliverables können den C/C++ HLS Quellcode, das Vitis HLS Projekt und die generierten IP/RTL Dateien umfassen, soweit zutreffend.
Q10. Soll ich dich vor der Bestellung kontaktieren?
Für alles, was über ein kleines eigenständiges HLS Modul hinausgeht, ja. Sende mir deinen Algorithmus, Ziel-FPGA, bestehenden Code und Leistungsanforderungen, damit ich das passende Paket empfehlen kann.
