Ich entwerfe, simuliere und debugge Verilog FPGA RTL-Module

Einige Informationen wurden automatisch übersetzt.
Esha

Südkorea

Ich spreche Urdu, Englisch

FPGA, Verilog, MATLAB und Python Ingenieur

Ich bin Ingenieurwissenschaftler und Entwickler mit Schwerpunkt auf FPGA-Design, Verilog/SystemVerilog, MATLAB, Python und technischen Simulationen. Ich arbeite mit RTL-Design, Testbenches, funktional...
Mehr lesen
Über diesen Service

Brauchst du Hilfe bei Verilog, SystemVerilog, FPGA oder RTL-Design? Ich biete zuverlässige FPGA-Entwicklung, Simulation, Debugging und Verifikation für Ingenieur- und Forschungsprojekte an.

Meine Dienstleistungen umfassen:

Verilog/SystemVerilog RTL-Design

Entwicklung von FPGA-Modulen

Testbench-Entwicklung

Funktionale Simulation und Wellenform-Analyse

RTL-Debugging und Code-Optimierung

FSM- und digitale Logik-Designs

Xilinx Vivado Simulation und Synthese-Unterstützung

Timing- und Ressourcenbericht-Analyse

Technische Dokumentation

Ich kann an einzelnen RTL-Modulen oder Multi-Module-FPGA-Designs arbeiten und sauberen, gut strukturierten Quellcode mit Simulationsergebnissen entsprechend dem gewählten Paket liefern.

Tools & Technologien:

Verilog, SystemVerilog, FPGA, RTL, Xilinx Vivado, digitales Design, Python und MATLAB zur Unterstützung bei Analysen bei Bedarf.

Bitte kontaktiere mich vor der Bestellung eines komplexen oder maßgeschneiderten FPGA-Projekts. Schicke mir deine Spezifikationen, Ziel-FPGA/Device, erforderliche Funktionalität, Tool/Version und erwartete Ergebnisse, damit ich das passende Paket empfehlen kann.

Ich biete technische Entwicklungs-, Debugging-, Beratungs- und Schulungsunterstützung an. Ich erledige keine benoteten akademischen Arbeiten im Auftrag von Studierenden.

Mehr lesen
design, simulate and debug verilog fpga rtl modules
Vollbild
design, simulate and debug verilog fpga rtl modules

Plattform:

FPGA

Expertise:

Debuggen

•

Im Test

•

Programmierung

Verwandte Tags