Ich entwickle FPGA Verilog RTL-Designs und digitale Logikprojekte

Suchst du jemanden, der dein FPGA-, Verilog-, SystemVerilog- oder Digital-Logic-Projekt beim ersten Mal richtig umsetzt?

Ich spezialisiere mich auf Hardwareentwicklung, FPGA-Programmierung und IP-Kern-Erstellung mit Verilog und SystemVerilog. Dieses Gig umfasst das Erstellen, Implementieren und Testen von FPGA-basierten Lösungen, von einfacher digitaler Logik bis hin zu RISC-Prozessoren und maßgeschneiderten IP-Kernen.

Ich arbeite praktisch mit Arty A7, Nexys A7 und Zybo FPGA-Boards und kann dein Projekt direkt auf diesen Plattformen umsetzen. Das beinhaltet die Übersetzung deiner Spezifikation in RTL, die Entwicklung und Integration von IP-Kernen, das Debuggen der Funktionalität, das Durchführen von Simulationsanalysen und das Schreiben von User Constraint Files (UCF) für dein Zielboard.

Folgende Services biete ich an:

• Logikgatter-Codierung
• Timing-Diagramme
• Block-Schaltpläne
• Endliche Zustandsautomaten (FSMs)
• Arithmetische Zustandsautomaten (ASMs)
• Wahrheitstabellen
• Testbenches
• RTL-Implementierung
• RISC-Prozessoren bauen
• Maßgeschneiderte IP-Kern-Entwicklung
• User Constraint Files (UCF)

Verwendete Tools:

• Vivado
• ModelSim
• Xilinx ISE
• Logisim
• MATLAB

Schreib mir vor der Bestellung eine Nachricht mit deinen Anforderungen oder dem Auftragsblatt, damit ich den Umfang und den Zeitplan bestätigen kann, um Überraschungen zu vermeiden.