Diese Dienstleistung ist vorübergehend nicht verfügbar

Ich entwerfe und überprüfe digitale Logiksysteme mit Verilog, SystemVerilog und UVM

Einige Informationen wurden automatisch übersetzt.
Medhavi

Indien

Ich spreche Englisch, Hindi

Leidenschaft für funktionale Verifikation, ASIC und digitale Schaltungen!

Hallo! Ich bin Medhavi. Ich habe einen Master-Abschluss in VLSI und Embedded System Engineering und verfüge über 3 Jahre Berufserfahrung bei einem multinationalen Unternehmen. Fachgebiet: VIPs | Cove...
Mehr lesen
Über diesen Service

Kurze Vorstellung: Ich bin ein Experte für funktionale Verifikation mit 6 Monaten intensiver und gründlicher Ausbildung in der Entwicklung komplexer Verifikationsumgebungen mit System Verilog und UVM-Frameworks.

Ich bin versiert im Erstellen von Testplänen, BFMs/UVCs für branchenübliche Protokolle. Zu meinen wichtigsten Erfolgen gehören die Implementierung von funktionaler Abdeckung und das Schreiben komplexer Tests zur Abdeckungsabschlusserreichung mittels Regression und Abdeckungsanalyse sowie RTL-Debugging.


Hauptangebote:

  • Entwerfen, entwickeln und verifizieren digitaler Systeme mit Verilog | VHDL | System Verilog | UVM Hardware-Beschreibungssprache.
  • Effizienten und synthesefähigen Code für FPGA- und ASIC-Implementierungen schreiben.
  • Universitätsprojekte und Aufgaben mit laufendem Quellcode und Testergebnissen simulieren.
  • Simulationsresultate analysieren und debuggen, um Designprobleme zu erkennen und zu beheben.
  • Mit funktionsübergreifenden Teams zusammenarbeiten, um die entwickelten Module in größere Systeme zu integrieren.
  • Technische Dokumentation für die entwickelten Module erstellen und pflegen.


Standards/Protokolle: AXI | AHB | APB | UART | SPI | I2C | CAN | PCIe | USB | Ethernet


Hardware-Sprachen: Verilog | VHDL | System Verilog | UVM


Software-Sprachen: C | C++ | Python


Simulatoren: VCS | Questa | ModelSim

Mehr lesen
design and verify digital logic systems using verilog, system verilog, uvm
Vollbild
design and verify digital logic systems using verilog, system verilog, uvm
Vollbild
Vollbild
design and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvm

Mein Portfolio

Verwandte Tags