Ich erstelle Verilog-, SystemVerilog- oder VHDL-Module und Testbenches für FPGA
Elektroingenieurwesen-Dienstleistungen von einer TUe-MSc-Studentin mit Schwerpunkt RF, FPGA
Über diesen Service
Benötigst du Verilog, SystemVerilog oder VHDL für dein FPGA-Projekt? Ich entwerfe sauberen, synthesizable RTL mit ordentlicher Verifikation.
Was ich liefere:
Kombinatorische & sequentielle Logik
FSMs und Controller
Kommunikationsschnittstellen (SPI, I2C, UART, AXI-Lite)
DSP-Blöcke (Filter, Rechensoperationen, Pipelines)
Speicher-Controller und FIFOs
Testbench (SV oder cocotb)
Fehlerbehebung und Code-Reviews
Mein Ansatz:
Jedes Modul kommt mit einer Testbench. Ich prüfe die Funktionalität vor der Lieferung und stelle Waveforms bereit, die den korrekten Betrieb zeigen. Der Code ist lint-clean und folgt Branchenkonventionen.
Hintergrund:
Elektronik-Student an der TU Eindhoven mit FPGA-Kursen und praktischer Projekterfahrung im digitalen Design.
Ziele:
Xilinx (Vivado), Intel/Altera (Quartus), Lattice oder Code unabhängig vom Hersteller.
Schreib mir mit deinen Anforderungen – ich bestätige Umfang und Zeitplan, bevor du bestellst.
FAQ
Automatische Übersetzung
Welche FPGAs unterstützt du?
Ich schreibe für Xilinx, Intel/Altera und Lattice. Gib dein Ziel an, ich sorge für Kompatibilität.
Stellen Sie Simulationsdateien zur Verfügung?
Ja, jede Lieferung enthält eine Testbench und Anweisungen zur Simulation.
Kannst du bestehenden Code reparieren oder optimieren?
Absolut. Teile deinen Code und beschreibe das Problem – ich diagnostiziere und behebe es.
Wie stehts mit Synthese und Timing?
Standard- bzw. Premium-Pakete beinhalten Syntheseberichte. Falls nötig optimiere ich für Timing.
Machst du komplette FPGA-Systeme?
Ich konzentriere mich auf einzelne Module oder kleine Subsysteme. Bei großen SoC-Designs reden wir zuerst über den Umfang.
Kannst du bei cocotb-Testbenches helfen?
Ja! Ich schreibe Python-basierte cocotb-Testbenches für komplexere Verifikation.
