Ich werde bei Verilog, VHDL Codierung für FPGA, Zynq SOC helfen
Über diesen Service
Ich verfüge über umfangreiche Erfahrung mit FPGA-basierten Projekten unter Verwendung von Vivado und Xilinx ISE, vom Grundlagen- bis zum fortgeschrittenen Niveau. Ich habe tiefgehendes technisches Wissen im Design von Systemarchitekturen, der Implementierung von DSP- und Kommunikationsalgorithmen auf FPGAs/Zynq
SOC und SDR wie FIR, IIR, FFT und IFFT, DDS, analog und digital
Modulationsschemata, AXI und FIFO usw.
Erfahrung mit IP-Kommunikationsprotokollen wie AMBA (axi4, memorymap, axi4 stream, axi4 lite)
Arbeitserfahrung mit Static Timing Analysis (STA), Clock Domain Crossing, der Behebung von Setup- und Hold-Zeit-Verletzungen, synchronen
Speichern (DDR3, DDR4, SRAM).
Entwicklung von RTL unter Verwendung einer Hardware-Beschreibungssprache (Verilog, VHDL)
und Debugging mit Simulationswerkzeugen
Implementierung von Fixed Point und Float Point auf FPGA,
Mikrocontrollern
Umfangreiche praktische Erfahrung mit sechs- und siebensegmentigen FPGA-Serien und Zynq.
Hochgeschwindigkeits-DACs und ADCs, Kommunikationsprotokolle
(UART, SPI, I2C, BLUETOOTH, WIFI, ETHERNET, RADIOFREQUENZ)
Ausgezeichnete Erfahrung mit Laborumgebung, Nutzung von Oszilloskopen,
Spectrum-Analysatoren, Signalgeneratoren, Leistungsmessgeräten und Sensoren,
Multimeter und Löten
Plattform:
FPGA
Sensoren:
Spannungserkennung
Expertise:
Mikrocontroller

