Ich schreibe, debugge und simuliere Verilog- und SystemVerilog-RTL mit Questasim und Vivado

Einige Informationen wurden automatisch übersetzt.
Ayaan Qureshi

Pakistan

Ich spreche Urdu, Englisch
Hallo! Ich bin leidenschaftlich im Bereich digitales Hardware-Design, FPGA-Entwicklung und eingebettete Systeme tätig. Derzeit studiere ich Elektrotechnik und erweitere kontinuierlich meine Fähigkeite...
Mehr lesen
Über diesen Service

Suchst du zuverlässiges Verilog/SystemVerilog RTL-Design, Debugging oder Simulation?

Ich biete simulationsbasiertes RTL-Development mit QuestaSim, Vivado und WaveDrom an. Ich kann bei kombinatorischer und sequentieller Logik, FSMs, Multiplexern, Encodern, Decodern, Registern, Zählern, Vergleichern, Addierern, grundlegenden ALUs, Testbench-Entwicklung, RTL-Debugging, Wellenform-Analyse, Vivado-Projektsetup, RTL-Elaboration, Synthesis, RTL-Schaltplänen, Ressourcenverbrauchsberichten und grundlegender XDC-Constraint-Integration (bei Bereitstellung) helfen.

Du erhältst:

Sauberen, kommentierten RTL-Quellcode

Komplette Testbench

Simulations-Wellenformen

Vivado-Projektdateien & Synthesis (Standard/Premium)

WaveDrom-Timing-Diagramme (bei Einschluss)

PDF-Dokumentation

Organisierte Projektdateien

Bitte kontaktiere mich vor der Bestellung, um deine Projektanforderungen zu klären, damit ich bestätigen kann, dass sie in meinen Umfang fallen.

Hinweis: Dieser Service konzentriert sich ausschließlich auf RTL-Design, Simulation und Synthesis. Physisches FPGA-Programming, Board-Tests, fortgeschrittene Implementierung und Timing-Closure sind nicht enthalten

Mehr lesen
write, debug and simulate verilog systemverilog rtl using questasim and vivado
Vollbild
write, debug and simulate verilog systemverilog rtl using questasim and vivado
Vollbild
Vollbild
Präsentation anzeigen
Präsentation anzeigen
write, debug and simulate verilog systemverilog rtl using questasim and vivadowrite, debug and simulate verilog systemverilog rtl using questasim and vivadowrite, debug and simulate verilog systemverilog rtl using questasim and vivadowrite, debug and simulate verilog systemverilog rtl using questasim and vivadowrite, debug and simulate verilog systemverilog rtl using questasim and vivado

Plattform:

FPGA

Sensoren:

Temperatur

•

Beschleunigungsmesser

•

Ultraschall

•

Mikrofon

+3 mehr

Expertise:

Firmware-Entwicklung

•

Debuggen

•

Mikrocontroller

+1 mehr

Mein Portfolio

Verwandte Tags