Der von dir gesuchte Service ist nicht mehr verfügbar.
Hier sind einige andere Services, die dich interessieren könnten:

Ich werde dein Simulink-Modell mit HDL Coder und SoC Blockset auf Zynq FPGA bereitstellen

Einige Informationen wurden automatisch übersetzt.

Asad K

Pakistan

Ich spreche Urdu, Englisch, Französisch

2 Aufträge abgeschlossen

FPGA-Ingenieur Verilog VHDL RTL Vivado Quartus SoC

FPGA- und Elektronikingenieur mit über 4 Jahren Erfahrung in Verilog, VHDL und RTL-Design auf Xilinx Vivado und Intel Quartus. Ich spezialisiere mich auf Zynq SoC Hardware-Software-Co-Design mit MATLA...

Über diesen Service

Hast du ein Simulink-Modell, das du nicht auf FPGA-Hardware zum Laufen bekommst? Genau das ist das Problem, das ich löse.

Ich spezialisiere mich auf die Deployment von MATLAB/Simulink auf Xilinx Zynq SoC mit HDL Coder, Embedded Coder, SoC Blockset und SoC Builder – eine seltene Fähigkeit, die die meisten FPGA-Entwickler nicht haben.

Was ich mache:

HDL Coder IP-Kern-Generierung aus Simulink-Subsystemen
SoC Blockset PS PL Hardware-Software-Partitionierung
AXI4-Lite / AXI4-Stream Schnittstellenabbildung, Fixed-Point-Konvertierung und Quantisierung, Embedded Coder C/C++ für Zynq ARM Cortex-A9
ELF-Bereitstellung auf Embedded Linux
LabVIEW / MATLAB / UDP Host-Interface-Design

Jede Lieferung umfasst:

Simulink-Modell mit korrekt konfiguriertem HDL Coder
Synthese-bereite Verilog/VHDL-Quellcodes
Vivado-Projekt mit generiertem Bitstream
ELF für ARM-Prozessor, falls PS-seitiger Code benötigt wird
Bereitstellungshinweise, damit du es selbstständig neu bauen kannst

Warum du mich wählen solltest:

Die meisten FPGA-Entwickler schreiben nur HDL. Ich arbeite direkt in deiner Simulink-Umgebung – kein Nacharbeiten, keine Übersetzungsschicht. Praktische Erfahrung mit Zynq und Zynq Ultrascale, AXI PS-PL Kommunikation, Multi-Threaded Embedded Linux und LabVIEW UDP Schnittstellen.

Schreib mir vor der Bestellung, ich bestätige die Machbarkeit zuerst.