Ich werde FPGA-Designs in VHDL, SV oder Verilog implementieren und debuggen

FPGA-Programmierung & RTL-Design (VHDL / Verilog / SystemVerilog)

Wenn du Hilfe bei FPGA-Entwicklung, RTL-Design, Simulation/Verifikation oder Inbetriebnahme/Debugging brauchst, bist du hier genau richtig.

Ich bin ein FPGA/RTL-Ingenieur mit Branchenerfahrung in der Entwicklung digitaler Hardware für 5G NR (High/Low PHY) und RISC-V-basierte Beschleuniger RTL. Mein Arbeitsbereich umfasst RTL-Design, Simulation, STA/Timing-Optimierung, SoC/IP-Integration und System-/Board-Inbetriebnahme bei realen Projekten.

Angebotene Dienstleistungen

• RTL-Design & Implementierung (VHDL / Verilog / SystemVerilog)
• Testbench-Erstellung + RTL-Simulation (ModelSim / Cadence Xcelium)
• Debugging & Funktionalitätsprüfung (Wellenformen, Logs, Checks)
• FPGA-Prototyping & Integration mit Xilinx Vivado (Projektsetup, Bitstream-Unterstützung)
• Timing-Optimierung / STA-gesteuerte Korrekturen

Dokumentation & Übergabe

• Sauberes, kommentiertes RTL
• Simulationsskripte / Ergebnisse
• Integrationshinweise (und Constraints-Anleitung bei Bedarf)

Bitte schreibe mir vor der Bestellung eine Nachricht. Ich prüfe deine Anforderungen und schlage das beste Paket/Umfang vor (kostenlose Beratung).