Ich entwerfe FPGA RTL in Verilog oder VHDL mit Vivado

Einige Informationen wurden automatisch übersetzt.

Pakistan

Ich spreche Englisch, Urdu

1 Auftrag abgeschlossen

FPGA-Design-Ingenieur, Verilog VHDL, Embedded Systems, Leistungselektronik

Elektroingenieur mit über 10 Jahren Erfahrung im FPGA-Design, eingebetteten Systemen und Leistungselektronik. Versiert in Verilog, VHDL, MATLAB, Vivado, Quartus, DSP und Steuerungssystemen. Ich unters...
Über diesen Service

Brauchst du zuverlässiges FPGA RTL Design, Simulation oder Debugging für dein Projekt?

Ich bin Elektronikingenieur mit über 10 Jahren Erfahrung in FPGA-, Digital-Logik- und Embedded-System-Entwicklung. Ich unterstütze Ingenieurteams, Startups und Forscher dabei, Spezifikationen und Blockdiagramme in saubere, synthesefähige und gut dokumentierte HDL-Designs umzusetzen.

Wobei ich dir helfen kann:

  • FPGA RTL Design mit Verilog oder VHDL
  • Testbench-Entwicklung und funktionale Simulation
  • FSMs, FIFOs, Recheneinheiten und pipelined Datenpfade
  • UART, SPI, I2C, AXI und andere digitale Schnittstellen
  • FPGA-basierte DSP, FIR/IIR-Filter und Fixed-Point-Design
  • IP-Integration und Modulverbindung
  • Timing-Beschränkungen, Syntheseprobleme und RTL-Debugging
  • Workflows mit Vivado, Quartus und ModelSim

Je nach Paket erhältst du:

  • Sauberen und kommentierten Quellcode
  • Synthesefähiges RTL-Design
  • Selbstüberprüfende Testbench
  • Simulationswellenformen und Ergebnisse
  • Design-Dokumentation oder Blockdiagramm
  • Klare Erklärung der Umsetzung


Jedes FPGA-Projekt hat unterschiedliche Anforderungen. Bitte schreibe mir vor der Bestellung mit Angaben zu deinem Gerät oder Board, Softwareversion, Spezifikationen, benötigten Schnittstellen und erwarteten Ergebnissen.

Plattform:

FPGA

Sensoren:

Temperatur

•

Fotoresistor

•

Ton & Vibration

Expertise:

SoC-Optimierung

•

Mikrocontroller

•

IoT

•

Im Test

Mein Portfolio