Kategorien durchsuchen
Entdecken
Fiverr Pro
Deutsch
$
USD
Ich werde Systemverilog RTL-Module und Testbenches entwerfen und debuggen
Ich werde Verilog SystemVerilog RTL-Module entwerfen und debuggen sowie Testbenches erstellen
Hallo, ich bin Abdullah Tahir, ein Computer-Ingenieur mit Schwerpunkt auf Digital IC Design und RTL-Entwicklung. Ich arbeite mit Verilog, SystemVerilog, digitaler Logik, Simulation und Verifikation fü...
Über diesen Service
Hallo, ich bin Abdullah, ein Profi im Bereich Digital IC Design mit Schwerpunkt auf Verilog, SystemVerilog und RTL-Entwicklung für digitale Designprojekte.
Was ich anbiete:
RTL-Module Design: Saubere und synthesefähige Module für deine gewünschte Funktionalität.
Digitale Logik: FSMs, Zähler, Register, ALUs, Multiplexer, Datenpfade und Steuerungseinheiten.
Verifikation: Entwicklung von Testbenches, Simulation, Wellenformanalyse und funktionale Tests.
Debugging: Erkennung und Behebung von Problemen im bestehenden HDL-Quellcode.
ASIC & FPGA RTL: Designs, die für akademische, Prototyping- und Hardware-Entwicklungs-Workflows geeignet sind.
Warum du mich wählen solltest:
Ich lege Wert auf klaren, strukturierten Code, der deinen Spezifikationen entspricht und leicht zu verstehen und zu simulieren ist. Das Testen erfolgt entsprechend dem gewählten Paket, um das erwartete Verhalten zu bestätigen.
Du kannst eine Spezifikation, Blockdiagramm, Zeitdiagramm, bestehenden Quellcode oder andere Projektanforderungen bereitstellen.
Bitte kontaktiere mich vor der Bestellung großer oder komplexer Projekte, damit ich den Umfang und die Anforderungen prüfen kann.
Lass uns deine digitale Designidee in eine zuverlässige Hardwarebeschreibung verwandeln.
Viele Grüße,
Abdullah Tahir
FAQ
Automatische Übersetzung
Kannst du sowohl mit Verilog als auch mit SystemVerilog arbeiten?
Ja. Ich kann Designs mit beiden Sprachen entwickeln oder anpassen, je nach deinen Projektanforderungen.
Welche Arten von digitalen Schaltungen kannst du entwerfen?
Ich kann an FSMs, Zählern, Registern, ALUs, Datenpfaden, Steuerungseinheiten, Multiplexern, Encodern, Decodern, FIFOs und ähnlicher digitaler Logik arbeiten.
Kannst du eine Testbench erstellen?
Ja. Testbench-Entwicklung und funktionale Simulation sind in den Standard- und Premium-Paketen enthalten.
Kannst du bestehenden HDL-Code debuggen?
Ja. Sende mir deine Quellcodedateien, Fehlermeldungen, Simulationsergebnisse oder Wellenform-Screenshots, und ich untersuche das Problem.
Wird der Code synthesefähig sein?
Ja. Ich konzentriere mich auf strukturierte RTL, die für die Synthese geeignet sind, vorausgesetzt, die Projektanforderungen und die Zieltechnologie sind klar definiert.
Kannst du Moore- und Mealy-FSMs entwerfen?
Ja. Ich kann beide Typen implementieren, einschließlich Sequenzdetektoren und benutzerdefinierter zustandsbasierter Steuerlogik.
