Ich erstelle ein digitales Systemdesign und führe RTL-Verification in SystemVerilog durch

Einige Informationen wurden automatisch übersetzt.

Pakistan

Ich spreche Urdu, Englisch

Digital Design und Verification Engineer

Ich bin ein angehender Digital Design Verification Engineer. Kürzlich habe ich Kurse wie Computer Architecture, Digital System Design und Design Verification belegt. Die praktische Erfahrung durch die...

Über diesen Service

Suchst du nach einem zuverlässigen Ingenieur, der deine digitalen Systeme entwirft, verifiziert oder debuggt? Du hast die richtige Person gefunden.

Ich bin Absolvent der Computertechnik mit praktischer Erfahrung in RTL-Design, funktionaler Verifikation und formaler Verifikation mit branchenüblichen Tools.

Was ich anbiete:

Funktionale Verifikation

Testbench-Entwicklung mit SystemVerilog
Verifikation anhand von Schnittstellen, Taktblöcken und Fork-Join
Coverage-gesteuerte Verifikation: Block, Ausdruck, Toggle und Covergroups
Simulation mit Cadence Xcelium und Questa

RTL / FPGA-Design

HDL-Design und Implementierung auf Basys 3, Spartan 3A
DSP- und Signalverarbeitung auf FPGA (Audioverarbeitung, XADC, PWM)
Integration von I2C, SPI und anderen Kommunikationsprotokollen

Warum mit mir arbeiten?

Abschlussniveau in Verifikationsmethodik
Praxisnahe Erfahrung bei der Fehlersuche in protocol-konformen Modulen
Klare Kommunikation und pünktliche Lieferung
Technischer Support bedeutet, dass ich die Bedürfnisse des Kunden genau verstehe

Schreib mir vor deiner Bestellung, damit ich bestätigen kann, dass ich der richtige für dein Projekt bin.