Ich mache uvm deines spezifischen rtl
„Bevor Sie überspringen, tun Sie es einfach“
Level 1
Hat bestimmte Leistungskriterien erfüllt und zeigt großes Potenzial auf dem Marktplatz.
Über diesen Service
RTL VERIFICATION ENGINEER | SystemVerilog · UVM · Verilog · RISC-V · FPGA
Suchst du einen erfahrenen Verilog-, SystemVerilog- oder UVM-Ingenieur, der dein RTL-Design überprüft? Ich biete strukturierte und zuverlässige RTL-Verifikation und digitale Design-Dienstleistungen für FPGA- und ASIC-Projekte an.
Ich spezialisiere mich auf die Entwicklung von SystemVerilog/UVM-Testbenches, das Schreiben von Testszenarien, das Debuggen von Simulationen und die Überprüfung der DUT-Funktionalität anhand der Spezifikationen.
WAS ICH BIETE:
UVM-Testbench-Entwicklung: Agent, Sequencer, Driver, Monitor, Scoreboard & Umgebung
Gesteuerte und constrained-random Testfälle
Funktionale Abdeckung und Abdeckungsanalyse
SystemVerilog-Assertions und Protokollprüfung
RTL-Codierung, Debugging und Testbench-Entwicklung
RISC-V-Prozessorüberprüfung
Protokollüberprüfung: AXI/AXI4-Lite, APB, AHB, UART, SPI & I2C
Simulation und Wellenform-Debugging mit QuestaSim
Fehleranalyse, reproduzierbare Testfälle und Verifikationsberichte
Ich lege Wert auf saubere, wiederverwendbare und skalierbare Verifikationsumgebungen mit praktischem Debugging und abdeckungsorientierter Verifikation.
SCHREIB MICH AN, BEVOR DU BESTELLST
Lass uns dein RTL zuverlässig und verifikationsbereit machen.
Plattform:
FPGA
Expertise:
Programmierung

