Ich werde RTL-Design in Verilog oder SystemVerilog für deine Anforderungen durchführen

Suchst du einen zuverlässigen RTL-Design-Ingenieur für dein Projekt? Dann bist du hier genau richtig.

Ich spezialisiere mich auf sauberes RTL mit Verilog oder SystemVerilog. Ob du ein Modul von Grund auf neu entwerfen, ein bestehendes Design debuggen oder eine komplette Verifikationstestbench erstellen möchtest – ich liefere effiziente und gut dokumentierte Lösungen.

Meine Leistungen umfassen

1. RTL-Design in Verilog & SystemVerilog
2. kombinatorische & sequentielle Logik
3. Endliche Zustandsautomaten (FSM – Mealy & Moore)
4. Zähler, Register, Schieberegister, Multiplexer, ALU, FIFO, Speicher, UART, SPI, I2C und individuelle digitale Schaltungen
5. parametrisierte RTL-Module
6. SystemVerilog-Testbench-Entwicklung
7. funktionale Simulation & Debugging
8. Wellenformanalyse und Fehlerbehebung
9. FPGA-kompatibler Synthesizable Code

Tools:

1. Cadence Xcelium
2. Xilinx Vivado

Bitte kontaktiere mich vor der Bestellung, um deine Projektanforderungen zu besprechen, damit ich die beste Lösung für dein Design anbieten kann.