Ich überprüfe dein PCB-Design, behebe DRC- und ERC-Fehler und bereite JLCPCB-Gerbers vor

Dein Board scheitert an DRC, verwendet eine zweifelhafte Stackup-Konfiguration oder setzt Teile ein, die nicht vorrätig sind? Ich überprüfe dein Design und bringe es in einen herstellbaren Zustand.

EIN JETZTIGES BEISPIEL

Bei einer 4-Lagen-Leiterplatten-Stromverteilung habe ich das Design von 263 DRC-Verletzungen und 17 ERC-Fehlern auf null Fehler reduziert. Ich habe einen Stackup von 4,67 mm auf den Standard 1,6 mm korrigiert, Lötmasken für geplante Nachbearbeitung geöffnet, Breite der Spuren und Abstände gemäß IPC-2221 geprüft, veraltete Bauteile ersetzt und die Gerbers, die Stückliste (BOM) und die Platzierungsdatei für JLCPCB vorbereitet.

WAS ICH CHECKE

- ERC- und DRC-Fehler, nicht verbundene Netze, Freiraum- und Ringschlussprobleme

- Stackup, Kupferdicke und Lötmasken-Einstellungen

- Footprint und Bauteilverfügbarkeit (LCSC/JLCPCB Bestand)

- Spurrenbreite und Abstände für Hochstrom- oder Hochspannungsnets

- Referenzbezeichnungen und Abgleich Schematic-to-PCB

WERKZEUGE

KiCad- und EasyEDA-Exporte. Schick mir deine Projektdateien und deine gewünschte Fertigung.

UM ANZUFANGEN

Schreib mir deine Dateien und deine Anforderungen. Ich antworte mit dem Umfang und einem Zeitplan.